

UTILIZAREA SIMULATORULUI DLX

1. Scopul lucrării

Scopul lucrării este de a ajuta la înțelegerea conceptelor legate de procesarea pipeline a instrucțiunilor precum și a aspectelor arhitecturale specifice procesoarelor RISC. Lucrarea de față prezintă o descriere, nu foarte detaliată, a simulatorului DLX, un simulator scris pentru sistemul Windows. Pentru a utiliza simulatorul sunt necesare cunoștințe minime de lucru în Windows (minim Windows 3.0), cum ar fi: startarea aplicației, lucrul cu ferestre (minimizare, maximizare), defilarea într-o fereastră, activarea sau aducerea unei ferestre în “*foreground*”, etc.

2. Memento teoretic

Simulatorul DLX descrie modul de funcționare al procesorului DLX (DeLuXe), un procesor pipeline, folosit drept exemplu în lucrarea “*Computer Architecture - A quantitative approach*”, scrisă de J. Hennessy și D. Patterson. Procesorul DLX are cinci nivele distincte în procesarea instrucțiunilor. În nivelul **IF** (fetch instrucțiune) - se calculează adresa grupului de instrucțiuni ce trebuie citite din memoria principală. Al doilea nivel: **ID** (decodificare instrucțiune) - decodifică instrucțiunile aduse, se citesc operanzii din setul de registre generali, se calculează adresa de salt (pentru instrucțiunile de ramificație). În timpul celei de-a treia faze de procesare a pipe-ului: **EX** (execută instrucțiune) se execută operații aritmetico-logice, de deplasare și rotire asupra operanzilor care pot fi numere întregi sau flotante, se calculează adresa de acces la memorie (pentru instrucțiunile LOAD sau STORE).. Accesarea / scrierea datelor din / în memoria principală, prin instrucțiunile LOAD sau STORE se face în nivelul patru al pipe-ului **MEM**. În final, avem al cincilea nivel **WB** (scriere date) - în care, unitățile funcționale preiau rezultatul final al

instrucțiunilor aritmetico-logice sau data citita din memorie, si o depun pe magistrala rezultat, de unde este copiată în registrul destinație corespunzător.

Modul de lucru al simulatorului este următorul: după încărcarea unui program de test scris în asamblare pentru procesorul DLX, majoritatea informațiilor relevante pentru CPU (registrii, memorie, intrări/iesiri) pot fi vizualizate și modificate în timpul rularii pas cu pas sau continuu a benchmark-ului. WinDLX oferă totodată, statistici despre comportamentul pipeline în timp al procesorului.

Cele trei benchmark-uri sunt programe de calcul cu numere întregi, scrise în asamblare. Benchmark-ul PRIM.s generează un tabel cu primele *Count* (număr arbitrar) numere prime aflate în memorie începând cu adresa *Table*. Pentru calculul *celui mai mare divizor comun* a două numere sunt necesare modulele INPUT.s - care citește de la tastatură două numere întregi și GCM.s - care realizează efectiv calculul divizorului și-l afișează pe ecran. Factorialul unui număr, introdus de la tastatură cu ajutorul modulului INPUT.s, memorat în registrul 1 al procesorului DLX, este calculat și afișat pe ecran în benchmark-ul FACT.s.

3. Desfasurarea lucrării

3.1. Pornirea și configurarea WinDLX

Pornirea WinDLX se face, ca orice aplicație Windows, printr-un dublu click pe iconița fișierului executabil WinDLX. Pe ecran vor apărea o fereastră principală și șase ferestre copil minimizate. Pentru reinitializarea procesorului se alege opțiunea *Reset all* din meniul *File*. Pe ecran va apărea fereastră "ResetDLX" și intenția de resetare a procesorului trebuie confirmată printr-un click pe butonul OK.

WinDLX este capabil să lucreze cu câteva configurații. Salvarea configurației poate fi făcută la sfârșitul unei sesiuni sau prin activarea opțiunii *Save* în meniul de configurare. Poate fi modificată structura, timpul necesar

nivelelor pipeline, capacitatea memoriei si alti parametri de control ai simularii. Pentru alegerea configuratiei standard avem de parcurs urmatoorii pasi: din meniul *Configuration* selectam optiunea *Floating Point Stages* si verificam existenta urmatoarelor setari:

	Numar	Cicli Întârziere
Unitate de adunare	1	2
Unitate de înmultire	1	5
Unitate de împartire	1	19

Daca este necesar, schimbarea setarilor se face prin editarea valorilor corecte în câmpurile respective. Validarea noilor valori se face printr-un click pe butonul *OK*.

Setarea dimensiunii memoriei simulate a procesorului DLX se face printr-un click pe optiunea *Memory* din meniul *Configuration*. Aceasta trebuie sa fie 0x8000. Teoretic, capacitatea memoriei poate fi între 512 octeti (0x200) si 16 Mbytes (0x1000000). În practica, ea este limitata la configuratia si managementul memoriei din sistemul MS-Windows. Cu *OK* se revine în fereastra parinte.

La selectarea optiunii *Symbolic addresses* din meniul de configurare, adresele vor fi afisate ca expresii de tipul: "symbol + offset". Altfel, adresele sunt reprezentate ca valori hexazecimale.

Optiunea *Absolute Cycle Count* permite contorizarea absoluta a ciclilor de ceas, începând cu ciclul 0 (de la restartarea procesorului). Altfel, ciclii de tact sunt numerotati relativ, de exemplu, ciclu curent este 0, iar cei precedenti sunt -1, -2, etc.

Optiunea *Enable Forwarding* valideaza sau invalideaza mecanismul de forwarding. Reamintim ca forwarding-ul (numit de altfel si *bypassing* sau uneori *shortcircuitare*) este o tehnica hardware simpla de reducere a penalitatilor

cauzate de hazardurile de date, rebucând la o intrare, iesirea unei unitati functionale sau, la procesoarele superscalare folosind statii de rezervare. [1]

3.2. Încarcarea programelor de test

Pentru a putea starta simularea, cel puțin un program trebuie încărcat în memoria principală. Astfel, se selectează opțiunea *Load Code or Data* din meniul *File*. Va apărea o fereastră de dialog din care se pot selecta un număr arbitrar de module cu extensia “.s”, reprezentând coduri sursă DLX. Dacă este confirmată selecția prin apăsarea butonului *Load*, toate modulele selectate vor fi asamblate și codul este scris în memoria DLX. Erorile raportate vor apărea într-o fereastră de dialog separată iar datele scrise în memorie vor fi invalide. După o încărcare cu succes putem reseta procesorul DLX prin intermediul unei ferestre de dialog.

Dacă s-a selectat un fișier nedorit, se inserează respectivul fișier și se apasă butonul *Delete*. Dacă nu se selectează nimic, atunci nici un fișier nu va fi încărcat în memorie.

Posibilitatea de încărcare multiplă a modulelor în același timp permite definirea simbolurilor globale care pot fi folosite în mai multe module. Ulterior, va fi posibil să încărcăm module fără a ține cont de ordinea de încărcare.

Pentru exemplificare vom considera benchmark-ul *fact.s* și rutina necesară *input.s*.

- se execută click pe **fact.s**.
- se apasă butonul *Select*.
- se execută click pe **input.s**.
- se apasă butonul *Select*.
- se apasă butonul *Load*.

După executia acestor pași simularea poate începe.

3.3. Simularea propriu-zisa

3.3.1. Fereastra Pipeline

În aceasta fereastră sunt descrise cele 5 nivele pipeline ale executiei instructiunilor.




Figura 1. Fereastra pipeline

La nivelul **IF** în fiecare ciclu de tact o noua instructiune este extrasa din memorie si depusa în registrul instructiunii. PC este incrementat pentru a pointa la urmatoarea instructiune. La nivelul **ID** are loc executia branch-urilor pentru a reduce stagnarile. La nivelul **IntEX** au loc operatii aritmetice (mai putin înmultire si împartire) si calcul efectiv al adresei pentru instructiunile cu referire la memorie. În **FaddEX** se executa operatii de adunare si scadere în simpla sau dubla precizie. Unitatile **FmulEX** si **FdivEX** executa operatii de înmultire si împartire atât asupra întregilor (cu semn si fara semn) cât si asupra flotantilor în simpla si dubla precizie. Singurele instructiuni ale DLX active la nivelul **MEM** sunt **LOAD** si **STORE**. Calculul adresei de citire sau scriere s-a efectuat în nivelul anterior. Rezultatul este scris în registrii în nivelul **WB**. El provine fie

din memorie fie dintr-o operatie ALU. Operatia de scriere se face în prima jumatate a ciclului de ceas, astfel încât o instructiune aflata pe nivelul ID sa poata citi rezultatul în a doua jumatate a ciclului de ceas, eliminând necesitatea de bypass-ing a rezultatului instructiunii.

3.3.2. Fereastra Cod

Instructiunile DLX încarcate în memorie si adresele lor sunt afisate (în hexazecimal) si dezasamblate în fereastra de Cod.

\$TEXT	0x20011000	addi r1,r0,0x1000
main+0x4	0x0c00003c	jal InputUnsigned

Stabilirea unui punct de întrerupere pe o instructiune se face marcând cu Bxx respectiva instructiune, unde xx este tipul întreruperii. Daca o instructiune se afla pe un nivel pipeline de executie culoarea caracteristica a nivelului pipeline este folosita ca o culoare de fond pentru instructiune si este etichetata adecvat.

Defilarea sus/jos prin memorie se face folosind tastele cu sageti sau PgUp/PgDown. Dupa executia unuia sau mai multor pasi ai codului DLX, ultimele instructiuni executate sunt afisate.

Meniul Code contine urmatoarele optiuni:

- *From Address* - adresa de început a codului ce va fi afisat în fereastra de cod; poate fi introdusa printr-o cutie de dialog. Specificarea adresei se face printr-o valoare întreaga, operatori sau simboluri.
- *Set Breakpoint* - pe instructiunea selectata din fereastra de Cod se stabileste un punct de întrerupere.
- *Delete Breakpoint* - punctul de întrerupere de pe instructiunea selectata este sters.

Pentru exemplificare, vom începe simularea secvenței de instrucțiuni descrisă anterior.

Din meniul *Execute* se alege opțiunea *Single Cycle*. Tasta F7 are același efect. Vom observa că prima linie din fereastra cu adresa \$TEXT este colorată galben. Apăsând F7 vom avansa în simulare cu un pas. Aceasta va determina schimbarea culorii primei linii în orange și următoarea linie este colorată galben. Aceste culori arată nivelul pipeline în care se afla fiecare instrucțiune. Astfel, instrucțiunea **jal InputUnsigned** este în nivelul IF iar precedentă **addi r1, r0, 0x1000** este în nivelul secund ID. Celelalte nivele sunt marcate cu o cruce, arătând că nu se procesează nici o operație semnificativă în ele. Tastând F7 în continuare, culorile din fereastra de cod vor fi rearanjate, introducând roșu pentru al treilea nivel intEX. Nivelul MEM va fi colorat în verde, iar WB în albastru.

3.3.3. Diagrama ciclurilor procesorului

În această diagramă este afișat tot ce se întâmplă în fiecare ciclu și în fiecare nivel al pipe-ului. Fiecare coloană reprezintă starea pipe-ului în fiecare ciclu de tact. Starea curentă a pipe-ului (ultima coloană) este colorată cu gri. Executând dublu-click pe o instrucțiune selectată vom obține mai multe detalii despre instrucțiunea respectivă, în fiecare ciclu de tact (instrucțiunea dezasamblată, adresa ei, codificarea în hexazecimal, starea de execuție - nivelul pipeline, modul în care s-a încheiat - normal, cu eroare, întrerupt, numărul ciclului când a început execuția, numărul de cicluri de execuție, etc).

Meniul Diagrama ciclului de tact conține următoarele opțiuni:

- *Display Forwarding*
- *Display Cause of Stalls*
- *Delete History*
- *Set History Length*

În continuare vom prezenta detalii privind stagnari sau forwarding în execuție. Stagnarile sunt reprezentate prin chenare colorate în culoarea corespondența nivelului pipeline în care se stagnează. Distingem următoarele tipuri de stagnari:

- **R-Stall** - stagnare datorată unui hazard RAW. O săgeată roșie închisă va indica instrucțiunea care cauzează stagnarea (după al cărui operand se așteaptă).
- **T-Stall** - stagnare datorată unei excepții Trap. O instrucțiune Trap rămâne în nivelul IF, până când nici o altă instrucțiune nu se mai află în pipe.
- **W-Stall** - stagnare datorată unui hazard WAW. Dependența dintre instrucțiunile implicate este sugerată tot printr-o săgeată de culoare roșu închis.
- **S-Stall** - hazard structural. Nu există suficiente resurse pentru deservirea instrucțiunilor.
- **Stall** - dacă o instrucțiune în flotant se află în nivelul MEM, următoarea instrucțiune va fi oprită în nivelul intEX, etichetată cu "Stall", până la extragerea datelor necesare din memorie.

Deși este posibilă apariția oricărui tip de hazard menționat mai sus, pe cele trei benchmark-uri studiate nu vom întâlni hazarduri structurale sau de tipul WAW, în concluzie fiind suficiente doar câte o unitate de execuție pentru fiecare nivel al pipe-ului. Totuși, pentru programe de test care utilizează succesiv mai multe instrucțiuni de (adunare/scadere, înmulțire sau împărțire) în flotant pot apărea hazarduri structurale pentru anumite configurații arhitecturale.

Exemplu:

Considerăm următoarea configurație arhitecturală, fără mecanism de forwarding:

	Numar	Cicli Întârziere
Unitate de adunare	1	2
Unitate de înmulțire	1	10
Unitate de împartire	1	19

si urmatoarea secventa de instructiuni:

i1: multd f2, f2, f0

i2: multd f4, f4, f0

În urma executiei acestei secvente de instructiuni vom observa aparitia unor întârzieri în procesare datorate hazardului structural generat de prezenta celei de a doua instructiuni de înmulțire.

Hazardurile de tip WAW pot apare doar în cazul unui scheduling soft aplicat benchmark-urilor sau daca în vreunul din programele de test exista urmatoarea secventa de instructiuni:

i1: ins_float R2, R2, R0 se executa în 30 ciclîi

i2: ins_integer R2, R4, R6 se executa în 5 ciclîi

Instructiunea pe întregi (*i1*) se încheie mai repede decât cea în flotant (*i2*) si modifica continutul registrului *R2* înainte ca operatia în flotant sa se încheie; rezultatul ramas în *R2*, dupa executia celor doua instructiuni este astfel, eronat.

Daca optiunea *Display Forwarding* este validata, forwarding-ul este reprezentat printr-o sageata verde indicând spre sursa si destinatia mecanismului. Istoria contine informatii despre instructiunile deja încheiate. Se poate specifica dimensiunea istoriei (în instructiuni, de la 0 la 100). Daca aceasta este 0, înseamna ca doar instructiunea care se executa în pipe este afisata în diagrama ciclului de tact.

Pentru o înțelegere mai buna, vom exemplifica în continuare pe diagrama ciclului de tact de mai jos.




Figura 2. Diagrama ciclului de tact

În diagrama alaturata observam ca simularea este în al patru-lea ciclu, prima instructiune este în nivelul MEM, a doua în intEX si a patra în IF. A treia instructiune este întrerupta. Motivatia consta în faptul ca a doua instructiune **jal**, este un salt neconditionat. Acest lucru e cunoscut abia dupa cel de-al treilea ciclu, dupa ce instructiunea de salt a fost decodificata. În acest timp, instructiunea imediat urmatoare celei de salt (**movi2fp**) a trecut de faza IF, însa instructiunea care se va executa efectiv dupa instructiunea de salt se afla la alta adresa. Astfel, executia instructiunii **movi2f** trebuie întrerupta, lasând loc gol în pipe.

Saltul se va face la eticheta *InputUnsigned*. Pentru a gasi valoarea adresei simbolice se alege optiunea *Symbols* din meniul *Memory*. Fereastra care apare arata corespondenta dintre simbolurile folosite si valorile numerice ale adresei. Este preferabila sortarea dupa *nume* decât dupa *valoare* a adreselor, pentru o regasire mai usoara a acestora. Caracterul ‘G’ scris dupa valoare semnifica un simbol global, iar ‘L’ un simbol local. Astfel, *InputUnsigned* este un simbol global, existent în modulul *Input.s*, semnificând valoarea adresei 0x144.

3.3.4. Fereastra Breakpoint

În fereastra Breakpoint, putem vizualiza, stabili, schimba și sterge punctele de întrerupere. E posibilă stabilirea a maxim 20 de puncte de întrerupere. Pentru manevrarea unui punct de întrerupere, se selectează breakpoint-ul respectiv (prin tastele cu săgeți sau mouse), iar printr-un dublu-click este permisă modificarea punctului de întrerupere sau a caracteristicilor acestuia. Meniul Breakpoint conține următoarele opțiuni:

- *Set*
- *Delete*
- *Delete All*
- *Change*

După activarea opțiunii Set, pe ecran apare o caseta de dialog prin intermediul căreia se stabilesc:

– *adresa* punctului de întrerupere; poate fi o expresie întreaga arbitrară (poate include simboluri sau operatori). Adresa trebuie să fie multiplu de 4 (aliniere la cuvânt de 4 octeți). În caz contrar, adresa este convertită la multiplu de 4.

– *tipul* punctului de întrerupere; poate fi IF, ID, EX, MEM sau WB, însemnând că simularea s-a întrerupt dacă instrucțiunea specificată a ajuns în nivelul pipeline specificat de tip. Un breakpoint pe o citire (în cazul instrucțiunilor Load/Store) se realizează în momentul în care în memorie am ajuns pe cuvântul (sau o parte a lui) specificat de adresa punctului de întrerupere. Un breakpoint pe o scriere (în cazul instrucțiunilor Store sau excepțiilor Trap) se realizează când un acces de scriere se face pe cuvântul (sau o parte a lui) specificat de adresa punctului de întrerupere.

Valorile introduse sunt implicite pentru data următoare când se va activa opțiunea Set. Stergerea unui punct de întrerupere se face selectând opțiunea Delete, iar stergerea tuturor punctelor de întrerupere se face cu varianta Delete All. În acest caz este necesară confirmarea acțiunii. Prin opțiunea Change poate fi

modificata adresa sau tipul punctului de întrerupere selectat prin intermediul casetei de dialog.

Exemplificare:




Figura 3. Fereastra Breakpoint

Când examinam fereastra cod observăm instrucțiuni similare care se repetă. Astfel, parcurgerea pas cu pas a codului sursă al benchmark-ului devine plictisitor și inefficient. Pentru accelerarea acestui proces vom introduce puncte de întrerupere.

În fereastra de cod vom selecta linia cu adresa 0x0000015c (instrucțiunea **trap 0x5** – instrucțiune analoagă întreruperilor **int n** de la procesoarele INTEL 80x86). Instrucțiunea reprezintă un apel sistem în urma căruia pe ecran va fi afișat un mesaj. Se selectează opțiunea *Set Breakpoint*, iar pe ecran apare o fereastra identică cu cea din figura 3. Tipul implicit al breakpoint-ului este ID. Se confirmă cu butonul OK.

În consecință, pe linia din fereastra de cod pe care se află instrucțiunea **trap 0x5**, va apărea expresia “**BID**”, semnificând că programul se întrerupe când instrucțiunea respectivă este în faza de decodificare. Pentru examinarea punctelor de întrerupere deja definite se execută click pe iconița *Breakpoint*. Declansarea simulării se face selectând opțiunea *Run* din meniul *Execute* sau tasta F5. O fereastra ne va informa că ne aflăm pe nivelul ID și s-a atins primul

punct de întrerupere. Dacă studiem diagrama ciclului de ceas vom observa că simularea este în ciclul 14, iar instrucțiunea **trap 0x5** se afla în stagnare.



Motivația constă în faptul că nivelele pipeline ale DLX sunt golite de fiecare dată când se întâlnește o instrucțiune trap, pentru a evita toate posibilitățile problemei. Dacă vom activa fereastra *Display DLX-IO* din meniul *Execute*, în fereastra va apărea mesajul: “An integer value:”.

3.3.5. Fereastra Registru

În această fereastră sunt afișate valorile tuturor registrilor. Este posibilă totodată și modificarea conținutului registrilor generali - GPR, a registrilor flotante - FPR, a PC-ului și registrului de stare - FPSR, dar nu și conținutul registrilor speciali. Distingem mai multe tipuri de afișare și reprezentare a conținutului registrilor: hexadecimale, decimale, flotant simplă și dublă precizie. Selecția unui registru se face prin dublu click pe numele acestuia.

Procesorul DLX are următorii registre vizibili în programe:

- GPR (R0..R31) - 32 registre de uz general pe 32 de biți; R0 (ca și la procesorul MIPS R2000) este întotdeauna cablat la 0.
- FPR - set de registre flotante care pot fi folosiți ca 32 de registre în simplă precizie (F0 ÷ F31), sau perechi de registre par-impar în dublă precizie (D0 to D30).
- FPSR - registru de stare folosit atât pentru comparații cât și pentru excepții în virgula flotantă. Toate instrucțiunile de transfer în/din registrul de stare lucrează cu registrele de uz general. Instrucțiunile de salt condiționat testează bitul de comparație din registrul FPSR.

- PC – program counter-ul contine întotdeauna adresa urmatoarei instructiuni ce urmeaza a fi extrasa din memorie. Instructiunile de ramificatie (salturi conditionate sau neconditionate) pot altera continutul PC.

De asemenea, DLX contine si registrii interni, care nu sunt vizibili programelor DLX.

- IMAR - registrul adresei de memorie a instructiunii; este initializat cu continutul program counter-ului în timpul fazei IF. Spre deosebire de PC, acest registru este în conexiune directa cu memoria sistem.
- IR - registrul instructiunii; în timpul fazei IF acest registru se încarca cu urmatoarea instructiune ce va fi executata.
- A, B - registrii operanzi ai ALU; în faza de decodificare cei doi registrii sunt cititi si trimisi unitatii aritmetico-logice. WinDLX prezinta, de asemenea, doi pseudoregistrii AHI si BHI care contin cei mai semnificativi 32 de biti ai registrilor cu valori flotante în dubla precizie.
- BTA - registrul de adresa a tintei branch-urilor; în nivelul ID se calculeaza adresa tinta a instructiunilor branch sau jump si se scrie în acest registru. Daca branch-ul este *taken* (se executa salt) adresa se încarca si în program counter.
- ALU - registrul rezultat al operatiilor aritmetico-logice; WinDLX prezinta un pseudoregistru ALUHI ce are acelasi rol ca si registrele AHI si BHI.
- DMAR - registrul adresa de memorie a datei; adresa datelor în cazul referintelor la memorie este transferata în acest registru. Accesul la memorie se face în timpul fazei MEM.
- SDR - registrul de memorare a datei; data care urmeaza a fi scrisa în memorie este transferata în acest registru. WinDLX prezinta, de asemenea, pseudoregistru SDRHI.

- LDR - registrul de încărcare a datei; data citita din memorie se încarca în acest registru. Registrul LDRHI este destinat operatiilor cu date în flotant dubla precizie.

Pentru a continua simularea activam fereastra de cod si defilam prin ea pâna la linia cu adresa 0x00000194, la instructiunea **lw r2, SaveR2(r0)**. Punem un punct de întrerupere (**Code / Set Breakpoint / Ok**) si pe aceasta linie. Totodata stabilim un punct de întrerupere si pe instructiunea de la adresa 0x000001a4 **jr r31** ($PC \leftarrow (r31)$). Continuând simularea cu F5, pe ecran va apare fereastra DLX Standard-IO în care se asteapta introducerea de la tastatura a unui întreg. Dupa citirea unei valori întregi de la tastatura (de exemplu: 20) si confirmarea cu Enter, simularea continua pâna se ajunge la cel de-al doilea breakpoint. Examinand simularea în ciclii 52 ÷ 56, în diagrama ciclului de ceas observam aparitia unor sageti rosii si verzi între instructiuni. Sageata rosie implica necesitatea unei stagnari datorate unui hazard de tip RAW (o instructiune are nevoie de rezultatul unei instructiuni precedente care nu este înca cunoscut). Sagetile verzi sugereaza folosirea mecanismului de forwarding (folosirea rezultatului unei instructiuni înainte ca acesta sa fie scris în registrul general destinatie).

În acest moment vom examina continutul registrilor generali activand fereastra Registru. Cu F5 continuam simularea pâna la urmatorul punct de întrerupere. Daca dorim ca simularea sa avanseze fara stabilirea unor noi puncte de întrerupere selectam optiunea Multiple Cycles din meniul Execute sau simplu F8. În fereastra nou creata se introduce numarul de cicli (de exemplu: 17) care se vor executa fara întrerupere. Defilam apoi prin diagrama ciclului de ceas pâna la cicli instructiune de la 72 la 78. Doua instructiuni în flotant dubla precizie (înmultire si scadere) sunt executate fiecare în unitati separate de executie în timpul fazei (EX), dar ambele necesita mai mult de un ciclu pentru executie. Astfel, instructiunea urmatoare acestora (j Fact.Loop) poate fi adusa din

memorie, decodificata si executata, dar apoi trebuie sa astepte un ciclu pentru a permite instructiuni subd sa încheie faza MEM.

3.3.6. Fereastra Statistica

Fereastra Statistica contine rezultatele statistice obtinute în urma simularii. Datele sunt clasificate în câteva grupuri si au urmatoarele semnificatii.

- Numarul total de cicli executati.
- Numarul de instructiuni care au fost deja transmise nivelului ID.
- Numarul de instructiuni curent executate în pipe.

Meniul Statistica contine unele optiuni pentru a controla afisarea informatiilor în fereastra Statistica:

- *Display* – cu optiunile:
 - *Hardware*
 - *Stalls*
 - *Conditional Branches*
 - *Load/Store-Instructions*
 - *Floating point stages instructions*
 - *Traps*
 - *All*
- *Detail info*
- *Reset*

Optiunea *Display Hardware* permite afisarea urmatoarelor informatii despre configuratia hardware a DLX:

- capacitatea memoriei (în octeti).
- numarul de unitati de executie care opereaza asupra datelor flotante precum si latentia lor.
- starea mecanismului de forwarding (validat sau nu).

Daca optiunea *Display Stalls* este activata vor fi afisate urmatoarele date statistice (relative sau absolute):

- numarul de stagnari datorate hazardurilor de date RAW. Daca mecanismul de forwarding este validat si optiunea *Detail info* este activata, numarul de stagnari va fi împartite dupa tipul instructiunii cauzatoare de stagnare, în: numar de instructiuni de load, numar de instructiuni de salt (branch/jump), numar de instructiuni în virgula mobila.
- numarul de stagnari datorate hazardurilor de date WAW.
- numarul de stagnari datorate hazardurilor structurale înainte de intrarea în nivelul de executie cu numere flotante.
- numarul de stagnari datorate executiei instructiunilor de salt conditionat (branch-uri taken).
- numarul de stagnari datorate instructiunilor trap.

Optiunea *Display Conditional Branches* determina afisarea informatiilor (relative sau absolute) referitoare la instructiunile de salt conditionat.

- numarul de salturi conditionate. Daca optiunea *Detail info* este activata, informatia este separata în numar de instructiuni de salt conditionat care se fac si numar de instructiuni de salt care nu se fac.

Selectând *Display Load/Store* în fereastra vor fi afisate numarul de instructiuni Load si Store executate. Activând si *Detail info* informatia va fi împartita în doua: numar instructiuni Load si numar instructiuni Store.

Daca optiunea *Display Floating Point Stage Instructions* este activa, se pot obtine informatii despre numarul total de instructiuni executate care au folosit nivelele de executie în virgula flotanta (faddEX, fmulEX oder fdivEX). Daca e validata optiunea *Detail info*, în fereastra informatia va apare segmentat în:

- numarul de instructiuni care au trecut prin nivelul faddEX.

- numărul de instrucțiuni care au trecut prin nivelul *fmulEX*.
- numărul de instrucțiuni care au trecut prin nivelul *fdivEX*.

Numărul de instrucțiuni Trap executate este afișat cu ajutorul opțiunii *Display Traps*.

Opțiunea *Display All* implică afișarea tuturor grupurilor de date statistice.

Selectând *Detail Info* se permite afișarea a unor informații detaliate în fereastra Statistica.

Pentru o reluare a testelor este necesară resetarea tuturor parametrilor din fereastra Statistica. De asemenea, la pornirea sau restartarea procesorului este necesară o resetare a parametrilor statistici. Acest lucru se face selectând opțiunea *Reset*. Ultimul ciclu de ceas simulat devine 0. Istoria și conținutul pipeline-ului vor rămâne neschimbate.

Continuăm exemplificarea pe programul de test, urmărind la finele execuției programului actualizarea parametrilor în fereastra Statistica.

Execuția programului continuă cu F5. Pe ecran va apărea o casetă cu mesajul “Trap #0 occurred”, arătând că instrucțiunea **trap 0** a fost executată. Instrucțiunea **trap 0** nu este definită, ea fiind folosită pentru a sugera terminarea programului. Se confirmă cu *OK* și se maximizează fereastra Statistica.

Fereastra Statistica este extrem de folositoare pentru a compara efectele modificărilor de configurație asupra performanței procesorului (număr total cicluri de execuție). Vom examina avantajul introducerii mecanismului de forwarding. Folosind acest mecanism am obținut următoarele rezultate: numărul total de cicluri – 215, stagneri datorate (RAW – 17, Control – 25, Trap - 12), în total 54 de cicluri. Închidem fereastra Statistica și vom reconfigura hardware procesorul. Pentru dezactivarea forwarding-ului se inhibă opțiunea *Enable Forwarding*. Următorul avertisment care va apărea pe ecran: “OK resets automatically the processor! Disable Forwarding?” trebuie confirmat cu *OK*. Stergem toate punctele de

întrerupere cu opțiunea *Delete All* din meniul *Breakpoint*. Executam simularea benchmark-ului fara întrerupere astfel: *F5*, *20* (numarul al carui factorial se calculeaza) *Enter* si *OK* pâna se executa instructiunea **trap 0**. Prin reexaminarea ferestrei Statistica observam ca, numarul de stagnari datorate instructiunilor de salt si trap ramâne acelasi dar numarul de stagnari datorate hazardurilor RAW creste de la 17 la 53, determinând cresterea numarului total de cicli de simulare la 236 fata de 215. Cunoscând aceasta informatie putem calcula *speed-up-ul* (câștigul de performanta obtinut prin forwarding). Raportul $236 / 215 = 1.098$ este interpretat astfel: DLX cu forwarding este cu 9.8% mai rapid decât fara forwarding, pe benchmark-ul **fact.s**.

Concluzii

Lucrarea prezinta caracteristicile importante ale procesorului DLX, urmarind înțelegerea conceptului de pipeline în general si a modului de operare a procesorului DLX în particular. Configuratia poate suferi modificari. Este interesant de observat daca introducerea unui sumator în virgula mobila este de folos, sau daca o unitate de împartire mai rapida (executia instructiunilor se face în mai putini cicli) justifica costul suplimentar. Ulterior, pot fi simulate efectele unei compilari optimizate prin rearanjarea liniilor în codul sursa, evitând astfel stagnarile datorate hazardurilor RAW.

Bibliografie

- [1] **Hennessy J., Patterson D.** - *Computer Organization and Design: The Hardware / Software Interface*, Morgan Kaufmann Publishers, San Francisco, California, 1994

- [2] **Gründbacher H.** - *Windows Deluxe Simulator - Tutorial*, University of Technology, Viena, 1992