

PLANIFICAREA LUCRĂRILOR DE LABORATOR LA DISCIPLINA “*MICROARHITECTURI*” – MASTER ICAI II

L1. INTRODUCERE. Explicitare noțiuni: microarhitectură, ISA, cache, simulator, metodologii de simulare. Avantajele utilizării simulatoarelor în studiul microarhitecturilor de procesare pentru determinarea efectivă a celei optime din punct de vedere cost / performanță, dar și pentru înțelegerea principiilor fundamentale specifice arhitecturilor RISC de calcul, organizării memoriei, prin prisma unor aplicații scrise în limbaje de asamblare. Descriere etape de simulare, comparare și determinare efectivă ale unei arhitecturi optime, pornind de la sursa HLL (High Level Languages) a programelor de test și până la implementarea hardware a arhitecturii (*Fig. 1, Cap.0 SOAC*). Simulatoarele determina: *performanta de procesare + model de putere (CACTI, WATCH) → estimare putere /energie consumata + configuratie termica && configuratie microarhitecturala spatiaala (Quilt, HotSpot) → hotspots → identificare DTM (manager termal dinamic) - (Fig. 1, Art. JSA, Fig. 3&&4 Art. thermal2).*

Prezentare generală a conținutului laboratorului structurat pe simularea și optimizarea arhitecturilor RISC scalare, superscalare & VLIW, SMT. Descriere succintă a celor 14 simulatoare dintre care 7 de tip *execution driven* aferente arhitecturilor MIPS (PCspim-cache), DLX (WinDLX și VLIW-DLX) și Hatfield (HSA), două simulatoare *hibride* – SATSim și PSATSim aferente arhitecturii PowerPC, și o suită de 5 simulatoare de tip *trace driven* – de la cele mai simple la cele mai complexe: simulatoare care evidențiază strategia de scriere în cache-uri dar și eficiența unui Selective Victim Cache, simulatoare care descriu funcționarea structurilor hardware de predicție (BTB, GAg, Markoviene, de tip Perceptron simplu și multistrat).

L2. a) ARHITECTURA MICROPROCESOARELOR MIPS R2000/R3000: schema bloc, regiștrii procesorului MIPS R2000, modurile de adresare, sintaxa asamblor, utilizarea memoriei, formatul instrucțiunilor și setul de instrucțiuni al procesorului MIPS R2000.

b) EVIDENȚIEREA CONCEPTELOR LEGATE DE CACHE-URI – MODUL DE ORGANIZARE, REGULILE DE MAPARE, ALGORITMI DE ÎNLOCUIRE A BLOCURILOR CONFLICTUALE, STRATEGIA DE SCRIERE – FOLOSIND SIMULATORUL PCSPIM-CACHE.

c) Se consideră următorul programul de test **g_cache.s** care realizează în paralel suma a câte 8 elemente – 1,1,1,1,2,2,2,2 stocate în memorie la adresa 0x10000480 respectiv a altor 8 elemente 3,3,3,3,4,4,4,4 de la adresa 0x10000500. Să se ruleze **pas cu pas** secvența de cod și să se vizualizeze dinamic modificările de stare ale memorie cache și realizați o statistică privind **impactul asupra ratei de hit în cache-uri** a următorilor factori: – dimensiunea blocului de date, gradul de asociativitate, algoritmul de înlocuire, strategia de scriere. Implementarea altor programe de test.

d) Se consideră următorul programul de test **cache_loop.s** care realizează în paralel suma elementelor unei matrici Array_A[10,20] mai intai toate elementele unei coloane. Se aplica metoda *loop interchange* (insumarea intai a tuturor elementelor de pe o linie – cod sursa **cache_loop_i.s**) si se vizualizeaza comparativ rata de hit in cache.

L3. a) UTILIZAREA SIMULATORULUI WINDLX: configurarea WinDLX, încărcarea programelor de test, simularea benchmark-urilor, sistemul de ferestre. Investigații arhitecturale utilizând simulatorul DLX: benchmark - urile *Fact.s*, *Invers.s*, rutina *Input.s*, probleme propuse spre rezolvare. Evidențierea efectului defavorabil al **hazardurilor RAW** în cadrul arhitecturilor **pipeline scalare** asupra performanței de procesare. Modificarea programului de test *fact.s* și simularea **hazardurilor structurale** și a **conflictelor de nume (WAW)**. Vizualizarea tehnicii de **forwarding** – câștigul de performanță obținut.

b) UTILIZAREA SIMULATORULUI VLIW-DLX: ilustrarea principiilor fundamentale ale procesării VLIW (very long instruction word). Rolul software-lui în detecția și eliminarea hazardurilor RAW. Relația dintre instrucțiunea multiplă și instrucțiunile RISC primitive și independente, care vor fi alocate unităților de execuție în conformitate strictă cu poziția lor în instrucțiunea multiplă (număr/latențe). Optimizări software în procesoarele VLIW (loop unrolling, software pipelining). Avantaje / Dezavantaje față de procesoarele superscalare. Aplicabilitate – sisteme dedicate (procesoare de semnal, procesoare multimedia). Aplicație rezolvată – execuția pe un procesor VLIW a unui program care înmulțește două matrici pătratice.

L4. SATSIM: SIMULAREA ARHITECTURILOR SUPERSCALARE FOLOSIND ANIMAȚIE INTERACTIVĂ. Înțelegerea conceptelor legate de procesarea *pipeline* a instrucțiunilor, execuția *out of order*, impactul negativ asupra performanței al predicției greșite a branch-urilor și al miss-urilor în cache. Evidențierea, prin simulare la nivel de execuție, a aspectelor arhitecturale specifice procesoarelor RISC superscalare (stații de rezervare, unități funcționale de execuție, buffer de reordonare și buffer de redenumire).

L5. PSATSIM: INSTRUMENT SOFTWARE DE EVALUARE A PERFORMANȚEI DE PROCESARE ȘI A CONSUMULUI DE PUTERE ÎN MICROARHITECTURILE SUPERSCALARE.

a) Modelarea consumului de putere (CACTI, WATTCH). Parametrii tehnologici, clasificarea consumului de putere în funcție de tipul resursei arhitecturale (*structuri matriceale* – memoria cache, decodificatoare de adresă, setul de regiștrii generali, predictorul de salturi; *memorii adresabile după conținut* – asociative – stațiile de rezervare, logica de reactivare a instrucțiunilor situate în buffer-ul de reordonare în așteptarea efectuării fazei de commit; *circuite logice combinaționale* – implementarea unităților funcționale de execuție (ALU), logica de verificare a dependențelor de date, selecția instrucțiunilor spre stațiile de rezervare și unitățile funcționale). **Influența caracteristicilor arhitecturale specifice procesoarelor RISC superscalare asupra consumului de putere și respectiv asupra performanței.**

b) Predictorul de salturi – una din principalele cauze care determină consum ridicat de putere în arhitecturi. Evidențierea efectului negativ al predicției greșite a instrucțiunilor de ramificație (parametrizarea acurateții de predicție) **atât asupra vitezei de execuție a procesorului cât și asupra energiei consumate.**

L6. SEMINAR – REZOLVAREA UNOR PROBLEME DE EXAMEN PROPUSE.

L7. a) SIMULAREA UNEI ARHITECTURI SUPERSCALARE

PARAMETRIZABILE (HSA). Ghid de utilizare. Explicare opțiuni (Roger Simulator). a1) Generați în urma simulării de tip *execution driven* fișierele trace (*.trc) aferente celor 8 benchmark-uri Stanford care să cuprindă doar tipurile de instrucțiuni: de salt (*Branch*) și cele cu referire la memorie (*Load/Store*). a2) Exemplificați grafic rata de procesare obținută pe cele 8 benchmark-uri în funcție de tipul modelului arhitectural. $IR = f(\text{tip_model}) - \text{model minimal vs. model maximal}$. Vizualizați gradele de utilizare ale resurselor hardware pe cele 2 modele. Interpretări. Concluzii.

b) **SIMULAREA INTERFEȚEI PROCESOR-CACHE PENTRU O ARHITECTURĂ RISC SUPERSCALARĂ PARAMETRIZABILĂ.** Tipuri arhitecturale utilizate în proiectare: **mapare directă**, **set asociativ**, **complet asociativ**. Modalități de scriere: **write back/write through**. Avantaje și dezavantaje. Descrierea parametrilor simulatorului. Simulare și investigații cantitative. Avantaje introduse prin **DWB** (preia sarcina procesorului de a scrie datele în cache-ul de date \Rightarrow bypassing aplicat instrucțiunilor Load/Store din DWB). Simulare.

L8. SELECTIVE VICTIM CACHE

a) **Seminar:** Prezentare teoretică a conceptului de (Selective) Victim Cache. Algoritmi de predicție. Metrice de evaluare a performanței.

b) **Lucrare practică:** Detalii de implementare. Metodologia de simulare. Probleme propuse spre rezolvare.

L9. SCHEME DE PREDICȚIE IMPLEMENTATE ÎN PROCESOARELE SUPERSCALARE AVANSATE.

- **PREDICTOR DE SALTURI DE TIP BTB** care lucrează distribuit în rețea. Metodologia de simulare.
- **PREDICTOR DE SALTURI ADAPTIV, CORELAT PE DOUĂ NIVELURI (GAg)**
- **DETECTIA SI IZOLAREA SALTURILOR DIFICIL DE PREZIS INTR-UN ANUMIT CONTEXT.** PREDICȚIA ACESTORA PRIN INTERMEDIUL UNOR SCHEME NEURALE DE TIP **PERCEPTRON SIMPLU** (cu un singur strat) și **FAST PATH-BASED**. Avantaje și dezavantaje ale predicției cu perceptroane simple a *branch*-urilor, în raport cu schemele clasice. Descrierea simulatorului **ABPS**. Investigații cantitative privind acuratețea predicției și costul hardware. Modelare și implementare sub platforma industrială standardizată CBP – campionatul mondial de predicția salturilor.

L10. SEMINAR – REZOLVAREA UNOR PROBLEME DE EXAMEN PROPUSE.

L11. a) **DEZVOLTAREA DE SIMULATOARE SUB MEDIUL SIMPLESCALAR UTILIZÂND BENCHMARK -URILE SPEC.** Ce este "*SimpleScalar Tool Set*" ? Avantajele/dezavantajele utilizării "*SimpleScalar Tool Set*". Ce este "*GNU*" ? Utilitare GNU. Arhitectura SimpleScalar. Simulatoarele setului de instrumente SimpleScalar 3.0. Ghid de utilizare. Extensii. Evaluarea performanțelor.

b) **EXTINDEREA MEDIULUI SIMPLESCALAR CU MODULUL DE MĂSURARE A GRADELOR DE LOCALITATE (REGIȘTRI / INSTRUCȚIUNI). PREDICȚIA VALORILOR FOLOSIND SCHEMA DE TIP LAST-VALUE.**

L12. DEPĂȘIREA UNOR BARIERE ARHITECTURALE ALE PARADIGMEI ACTUALE A PROCESOARELOR SUPERSCALARE. Dezvoltarea unei arhitecturi superscalare îmbogățită cu un mecanism complex de anticipare selectivă a valorilor instrucțiunilor cu latență ridicată de execuție, inclusiv pentru a reduce impactul negativ al salturilor nepolarizate asupra performanței de procesare. **SCHEMĂ DE REUTILIZARE** pentru instrucțiunile de înmulțire și împărțire (DIV/MUL) respectiv un **PREDICTOR DE VALORI (LVP)** pentru instrucțiunile *Load* critice. **CUANTIFICAREA IMPACTULUI MECANISMULUI DE ANTICIPARE SELECTIVĂ A VALORILOR INSTRUCȚIUNILOR CU LATENȚĂ RIDICATĂ ÎNTR-O ARHITECTURĂ DE TIP *MULTITHREADING* SIMULTAN (SMT)**, care implică multiplicări ale *buffer*-elor de reutilizare și ale predictoarelor de valori, pentru fiecare fir în parte. Simulatorul [m-sim2](#).

L13. SIMULAREA EXECUTIEI UNOR APLICATII PARALELE PE O ARHITECTURIA MULTICORE. INSTALAREA SI CONFIGURAREA SIMULATORULUI *MULTI2SIM* PE S.O. LINUX UBUNTU / FEDORA. Familiarizarea cu comenzi / tools-uri în Linux. Suitele de benchmarkuri SPLASH-2 si PARSEC. Simulări cantitative care să ilustreze performanța comparativă a arhitecturilor *superscalare* vs. *SMT* vs. *multicore*.